Achronix 的 22i Speedster FPGA 采用英特尔 22nm FinFET 制程，具备多种高速数据通信接口硬联机，包括10/40/100G以太网络MAC 、100Gb Interlaken 信道、PCI Express和 DDR3内存信道等。
本季，该公司还将发布一款具备60亿个晶体管的FPGA ── HD1000。Achronix 公司创办人暨主席 Lofton Holt 还透露， Achronix 将于2013年推出具备90亿个晶体管的FPGA，将采用相同的22nm FinFET制程。
不过，这些大容量FPGA都销定产量相对较小的高阶应用，如通信基础设施等，Holt说。随着越来越多SoC项目的上市时程落后，Holt认为，下一代SoC必然会是可编程的。
EFPGA
FPGA向来是以单一封装组件提供板级的可编程特性。Holt表示，该公司已尝试将独立的逻辑和FPGA芯片整合在单一封装中，但不太成功。他认为，芯片级的整合会是下一个进化步骤。
Holt在说明Achronix 的IP产品时介绍了三款嵌入式FPGA (eFPGA)宏，它们带有100,000及100万之间的有效闸极，面积约2.1到19.2mm2，采用英特尔22nm FinFET制程。然而，Holt承认，目前许多与该公司接洽的客户都正在寻求自定义的FPGA架构(FPGA fabrics)。
Holt表示：“根据不同的性能和功耗要求，针对这些架构组成部份的芯片面积可减少高达40%。我们还计划在2013年支持先进的TSMC制程。”
Holt表示，其IP业务的代工业者目前未定，但其所有的IP授权的相关客户均锁定TSMC。他接着表示，由英特尔制造的FPGA芯片也可能让该公司更快获得客户，将产品推向市场。
然而，目前有关其FPGA fabric的问题之一，是如何连接到芯片总线，以确保能为所有设计团队都可能尝试解决的中断来提供适合的额外资源。
Holt表示，Achronix已规划了三种可支持其FPGA技术的EDA流程。第一种是标准流程，工程师们可在RTL级对Achronix FPGA做编程。第二种是整合的SoC/FPGA设计流程，可支持在SoC内增加FPGA fabric并进行编程。第三种EDA流程将进一步扩展FPGA fabric中的可编程性，以支持可重配置功能。
Achronix 打算在2014年首次公开募股。为实现此一目标，Holt估计该公司将需要1亿美元的年销售额和70%以上的毛利率。“我要维持高利润，并进入手机市场。”他说。